# PATENT ABSTRACTS OF JAPA

(11)Publication number:

10-064292

(43) Date of publication of application: 06.03.1998

(51)Int.CI.

G11C 17/18

(21)Application number: 08-223979

(71)Applicant: FUJITSU LTD

**FUJITSU VLSI LTD** 

(22)Date of filing:

26.08.1996


(72)Inventor: TANAKA MASAHIRO

### (54) SEMICONDUCTOR STORAGE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device for achieving a high integration by reducing an area required for wiring for discharge.

SOLUTION: A storage cell C is connected between a number of word lines WL and bit lines BL, and a precharge circuit 1 is connected to each bit line BL. The storage cell C is composed of a switch circuit for connecting both bit lines BL at the time of a selective operation by the word lines WL and outputs cell information to the bit lines BL depending on whether the precharged bit lines BL are connected to wiring for discharge for discharging or not at the time of a selective operation by the word lines WL. With a transfer gate Tg, only one of a pair of bit lines BL is connected to an output circuit 2 on the basis of a column selection signal col, and the bit lines BL are connected to a discharge circuit 3 for discharging when the transfer gate Tg connected to the bit lines BL is closed.



#### **LEGAL STATUS**

[Date of request for examination]

28.05.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-64292

(43)公開日 平成10年(1998) 3月6日

(51) Int.Cl.\*

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 17/18

G11C 17/00

306A

#### 審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号

(22)出顧日

特顯平8-223979

平成8年(1996)8月26日

(71)出題人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(71)出版人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高麗寺町2丁目1844番2

(72)発明者 田中 正博

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(74)代理人 弁理士 恩田 博宜


#### (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

【課題】ディスチャージ用の配線に要する面積を削減して高集積化を図り得る半導体記憶装置を提供する。

【解決手段】多数のワード線WLとビット線BLとの間にそれぞれ記憶セルCが接続され、各ビット線BLにはプリチャージ回路1が接続される。記憶セルCは、ワード線WLによる選択動作時に両ビット線BLを接続するスイッチ回路で構成し、ワード線WLによる選択動作時に、プリチャージされたビット線BLをディスチャージ用配線に接続してディスチャージするか否かによりセル情報をビット線BLに出力可能とする。転送ゲートTgが閉路されたとき、該ビット線BLには該ビット線BLに接続された転送ゲートTgが閉路されたとき、該ビット線BLはディスチャージするディスチャージ回路3に接続される。

#### 本発明の原理型領島



#### 【特許請求の範囲】

【請求項1】 多数のワード線とビット線との間にそれぞれ記憶セルを接続し、前記各ビット線には該ビット線をプリチャージするプリチャージ回路を接続し、前記記憶セルは前記ワード線による選択動作時に、前記プリチャージされたビット線をディスチャージ用配線に接続してディスチャージするか否かによりセル情報をビット線に出力可能とし、前記ビット線は、コラム選択信号に基づいて開閉される転送ゲートを介して出力回路に接続した半導体記憶装置であって、

前記記憶セルは、それぞれ一対のビット線間に接続されて前記ワード線による選択動作時に両ビット線を接続するスイッチ回路で構成し、前記転送ゲートは、前記コラム選択信号に基づいて、前記一対のビット線の一方のビット線のみを前記出力回路に接続する構成とし、前記各ビット線には該ビット線に接続された転送ゲートが閉路されたとき、該ビット線をディスチャージするディスチャージ回路を接続したことを特徴とする半導体記憶装置。

【請求項2】 前記ディスチャージ回路は、前記コラム 選択信号に基づいて、選択されないビット線を低電位側 電源に接続するスイッチ回路で構成したことを特徴とす る請求項1に記載の半導体記憶装置。

【請求項3】 前記記憶セルは、前記一対のビット線間に接続され、そのゲートが前記ワード線に接続されたMOSトランジスタで構成したことを特徴とする請求項1に記載の半導体記憶装置。

【請求項4】 前記プリチャージ回路は、ワード線及び ビット線の選択とともに活性化されてビット線をプリチャージし、ワード線及びビット線の選択の終了に先立っ て不活性化されることを特徴とする請求項1に記載の半 導体記憶装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶装置に係り、詳しくは、マスクROMに関する。近年のマスクROMは、ますます大容量化及び高集積化が進んでいる。このようなマスクROMでは、そのチップ面積の大部分は配線レイアウトが占めている。そこで、マスクROMの更なる大容量化及び高集積化を図るためには、その配線レイアウト面積を減少することが必要となっている。【0002】

【従来の技術】図5は、従来のマスクROMの回路図を示す。各ワード線WL1、WL2は、それぞれロウデコーダ(図示しない)に接続されている。そのワード線WL1上にはセルC11~C14が構成されている。その内セルC11~C13にはNチャンネルMOSトランジスタ(以下、NMOSトランジスタという)Tr11~Tr13が形成されている。NMOSトランジスタTr11~Tr13の各ゲートはそれぞれワード線WL1に接続され

ている。そして、各NMOSトランジスタTr11~Tr13 のゲートには、ロウデコーダからそれぞれロウ選択信 号selAが入力される。ちなみに、セルC14には、 トランジスタは形成されていない。

【0003】前記NMOSトランジスタTr11 ~Tr13 のドレインは、各ビット線BL1~BL3にそれぞれ接続されている。NMOSトランジスタTr11 ~Tr13 のソースは、ワード線WL1に沿って形成されたディスチャージ用の配線、即ちグランドGNDに接続されたグランド線GL1にそれぞれ接続されている。

【0004】一方、ワード線WL2上にはセルC15~ C18が構成されている。その内セルC15, C16, C18にはNMOSトランジスタTr15, Tr16, Tr1 8 が形成されている。NMOSトランジスタTr15 , T r16 , Tr18 の各ゲートはそれぞれワード線WL2に接 続されている。そして、各NMOSトランジスタTr15 , Tr16 , Tr18 のゲートには、ロウデコーダからぞ れぞれロウ選択信号selBが入力される。ちなみに、 セルC17には、トランジスタは形成されていない。 【0005】前記NMOSトランジスタTr15, Tr16 , Tr18 のドレインは、各ビット線BL1, BL2, BL4にそれぞれ接続されている。NMOSトランジス タTr15, Tr16, Tr18のソースは、ワード線WL2 に沿って形成されたディスチャージ用の配線、即ちグラー ンドGNDに接続されたグランド線GL2にそれぞれ接 続されている。つまり、各ワード線WL1、WL2ごと にディスチャージ用のグランド線GL1,GL2が形成 されている。

【0006】各ビット線BL1~BL4には、それぞれ NMOSトランジスタよりなる転送ゲートTg1~Tg 4が設けられている。各転送ゲートTg1~Tg4のゲ ートは、それぞれコラムデコーダ(図示しない)に接続 されている。転送ゲートTg1, Tg3のゲートには、 コラムデコーダからコラム選択信号co1 Aが入力され る。又、転送ゲート丁g2、丁g4のゲートには、コラ ムデコーダからコラム選択信号colBが入力される。 【0007】前記ピット線BL1, BL2は、転送ゲー トTg1, Tg2を介してインバータINV11の入力 端子に接続されている。そして、インバータ INV11 の出力端子OUT1からは、選択されたセルC11, C 12, C15, C16が記憶しているデータを出力す る。一方、前記ビット線BL3、BL4は、転送ゲート Tg3, Tg4を介してインバータINV12の入力端 子に接続されている。そして、インバータINV12の 出力端子〇UT2からは、選択されたセルC13, C1 4, C17, C18が記憶しているデータを出力する。 【0008】又、転送ゲート丁g1, 丁g2とインバー タINV11の入力端子との間には、プリチャージ用の PチャンネルMOSトランジスタ(以下、PMOSトラ ンジスタ) Tr21 のドレインが接続されている。このP

MOSトランジスタTr21 のソースには、プリチャージ電圧Vprが印加されている。又、PMOSトランジスタTr21 のゲートには、プリチャージ制御信号Prが入力される。一方、転送ゲートTg3, Tg4とインバータINV12の入力端子との間には、プリチャージ用のPMOSトランジスタTr22 のドレインが接続されている。このPMOSトランジスタTr22 のソースには、プリチャージ電圧Vprが印加されている。又、PMOSトランジスタTr22 のゲートには、プリチャージ制御信号Prが入力される。

【0009】このように構成されたマスクROMは、以下に示すように動作する。初期状態として、ロウ選択信号selA、selBはともにレレベルであって、各NMOSトランジスタTr11~Tr18はオフである。又、コラム選択信号colA、colBはともにレレベルであって、各転送ゲートTgl~Tg4は非導通状態である。又、プリチャージ制御信号PrはHレベルであって、プリチャージ用のPMOSトランジスタTr21、Tr22はオフである。

【0010】読み出し動作の開始により、プリチャージ用のPMOSトランジスタTr21, Tr22のゲートには一定時間Lレベルとなるプリチャージ制御信号Prが入力され、両トランジスタTr21, Tr22はともにオンする。次いで、例えば、セルC15, C17に記憶されたデータを読み出すべく、ビット線BL1, BL3が選択される。即ち、ロウデコーダからHレベルのロウ選択信号selBが出力され、転送ゲートTg1, Tg3のゲートには、コラムデコーダからそれぞれHレベルのコラム選択信号colAが入力される。両転送ゲートTg1, Tg3は導通状態となる。

【0011】すると、ビット線BL1は、PMOSトランジスタTr21及び転送ゲートTg1を介してプリチャージ電圧Vprが印加されHレベルとなる(プリチャージ)。又、ビット線BL3は、PMOSトランジスタTr22及び転送ゲートTg3を介してプリチャージ電圧Vprが印加されHレベルとなる(プリチャージ)。そして、プリチャージ制御信号PrがLレベルからHレベルとなると各ビット線BL1、BL3のプリチャージは終了する。

【0012】次いで、ワード線WL2が選択されて、ロウ選択信号selBがHレベルに立ち上がり、各NMOSトランジスタTr15,Tr16,Tr18はオンされる。すると、プリチャージされたビット線BL1は、NMOSトランジスタTr15及びグランド線GL2を介してディスチャージされる。即ち、ビット線BL1はHレベルからLレベルになる。ビット線BL1がLレベルになることによって、インバータINV11の出力端子OUT1からは、Hレベルの信号が出力される。

【0013】一方、セルC17にはトランジスタが形成 されていないため、プリチャージされたビット線BL3 はグランド線GL2を介してディスチャージされない。 即ち、ビット線BL3はHレベルのまま保持される。このビット線BL3がHレベルのまま保持されていること によって、インバータINV12の出力端子OUT2からは、Lレベルの信号が出力される。

【0014】このようにして、各ピット線BL1、BL 3のプリチャージ終了後、ワード線WL2の選択に基づ いてインバータINV11の出力端子OUT1からはH レベルの信号が出力され、インバータINV12の出力 端子OUT 2からはLレベルの信号が出力される。従っ て、セルC15に記憶されたデータはHレベルの信号 「1」として読み出される。又、セルC17に記憶され たデータはLレベルの信号「〇」として読み出される。 【0015】そして、上記したセルC15と同様にトラ ンジスタが形成された各セルC11~C13, C16, C18は、セルC15と同様にそれぞれHレベルの信号 「1」として読み出される。又、セルC17と同様にト ランジスタが形成されていないセルC14は、セルC1 7と同様にLレベルの信号「0」として読み出される。 【0016】つまり、各インバータINV11、INV 12からの出力信号OUT1, OUT2は、トランジス タを形成し放電経路を備えたセルからはHレベルの信号 「1」が、トランジスタを形成せず放電経路を備えてい ないセルからはレレベルの信号「0」がデータとして出 力される。

#### [0017]

【発明が解決しようとする課題】ところが、上記構成では、各ビット線BL1~BL4にプリチャージした電荷を放電すべく、ディスチャージ用のグランド線GL1, GL2を各ワード線WL1, WL2ごとに形成する必要がある。従って、マスクROMを構成するチップ上には、このディスチャージ用のグランド線GL1, GL2を形成するためのレイアウト面積が必要となってくる。その結果、マスクROMのスペース効率は悪く、このことがマスクROMの高集積化の妨げとなっている。

【0018】本発明は上記問題点を解決するためになされたものであって、その目的は、ディスチャージ用の配線に要する面積を削減して高集積化を図り得る半導体記憶装置を提供することにある。

#### [0019]

【課題を解決するための手段】請求項1の発明によれば、図1の発明の原理説明図に示すように、多数のワード線WLとビット線BLとの間にそれぞれ記憶セルCが接続され、前記各ビット線BLには該ビット線BLをプリチャージするプリチャージ回路1が接続される。前記記憶セルCは前記ワード線WLによる選択動作時に、前記プリチャージされたビット線BLをディスチャージ用配線に接続してディスチャージするか否かによりセル情報をビット線BLに出力可能とし、前記ビット線BLは、コラム選択信号colに基づいて開閉される転送ゲ

ートT gを介して出力回路 2 に接続される。前記記憶セルCは、それぞれ一対のビット線B L 間に接続されて前記ワード線W L による選択動作時に両ビット線B L を接続するスイッチ回路で構成される。前記転送ゲートT g は、前記コラム選択信号 c o 1 に基づいて、前記一対のビット線B L のみを前記出力回路 2 に接続する構成とし、前記各ビット線 B L には該ビット線 B L に接続された転送ゲートT g が 閉路されたとき、該ビット線B L をディスチャージするディスチャージ回路 3 に接続される。

【0020】請求項2の発明は、請求項1に記載の半導体記憶装置において、前記ディスチャージ回路は、前記コラム選択信号に基づいて、選択されないビット線を低電位側電源に接続するスイッチ回路で構成した。

【0021】請求項3の発明は、請求項1に記載の半導体記憶装置において、前記記憶セルは、前記一対のビット線間に接続され、そのゲートが前記ワード線に接続されたMOSトランジスタで構成した。

【0022】請求項4の発明は、請求項1に記載の半導体記憶装置において、前記プリチャージ回路は、ワード線及びビット線の選択とともに活性化されてビット線をプリチャージし、ワード線及びビット線の選択の終了に先立って不活性化される。

【0023】(作用)従って、請求項1の発明によれば、記憶セルは、それぞれ一対のビット線間に接続されてワード線による選択動作時に両ビット線を接続するスイッチ回路で構成される。転送ゲートは、コラム選択信号に基づいて、一対のビット線の一方のビット線のみを出力回路に接続する構成とし、各ビット線には該ビット線に接続された転送ゲートが閉路されたとき、該ビット線をディスチャージするディスチャージ回路に接続される。

【0024】請求項2の発明によれば、スイッチ回路は、コラム選択信号に基づいて、選択されないビット線を低電位側電源に接続する。請求項3の発明によれば、MOSトランジスタは、一対のビット線間に接続され、そのゲートがワード線に接続される。

【0025】請求項4の発明によれば、プリチャージ回路は、ワード線及びビット線の選択とともに活性化されてビット線をプリチャージし、ワード線及びビット線の選択の終了に先立って不活性化される。

## [0026]

#### 【発明の実施の形態】

(第1の実施の形態)以下、本発明を具体化した第1の 実施の形態を図2及び図3に従って説明する。尚、上記 した図5に示す従来例と同一構成部分については同一の 符号を付して説明を省略する。

【0027】図2は、マスクROMの回路図を示す。ワード線WL1上にはセルC1、C2が構成され、そのセルC1、C2にはNMOSトランジスタTr1、Tr2が形

成されている。NMOSトランジスタTr1, Tr2の各ゲートはそれぞれワード線WL1に接続されている。そして、各NMOSトランジスタTr1, Tr2のゲートには、ロウデコーダからそれぞれロウ選択信号selAが入力される。

【0028】一方、ワード線WL2上にはセルC3,C4が構成され、その内セルC3にはNMOSトランジスタTr3が形成されている。NMOSトランジスタTr3のゲートはワード線WL2に接続されている。そして、NMOSトランジスタTr3のゲートには、ロウデコーダからロウ選択信号se1Bが入力される。ちなみに、セルC4には、トランジスタは形成されていない。

【0029】前記NMOSトランジスタTr1, Tr3は、一対のビット線BL1, BL2の間にそれぞれ接続されている。又、NMOSトランジスタTr2は、一対のビット線BL3, BL4の間に接続されている。

【0030】各ビット線BL1~BL4には、それぞれ NMOSトランジスタよりなる転送ゲートTg1~Tg 4が設けられている。転送ゲートTg1,Tg3のゲートには、コラムデコーダからコラム選択信号colAが 入力される。又、転送ゲートTg2,Tg4のゲートには、コラムデコーダからコラム選択信号colBが入力される。

【0031】又、各ビット線BL1~BL4には、それぞれディスチャージ用のNMOSトランジスタTr5~Tr8が形成されている。このNMOSトランジスタTr5~Tr8のドレインはそれぞれ各ビット線BL1~BL4に接続されていて、そのソースはそれぞれグランドGNDに接続されている。NMOSトランジスタTr5,Tr7のゲートはそれぞれコラムデコーダに接続され、それらのゲートにはコラム選択信号colAの反転された信号が入力される。又、NMOSトランジスタTr6,Tr8のゲートはそれぞれコラムデコーダに接続され、それらのゲートにはコラム選択信号colBがそれぞれインバータINV2,INV4を介して同信号colBの反転された信号が入力される。

【0032】つまり、ビット線BL1、BL3を選択すべく各転送ゲートTg1、Tg3のゲートにHレベルのコラム選択信号colAを入力すると、各転送ゲートTg1、Tg3は導通状態となるとともに、同信号colAが各インバータINV1、INV3を介して反転されてレベルの信号となり、そのLレベルの信号がディスチャージ用のNMOSトランジスタTr5、Tr7のゲートにそれぞれ入力され、各トランジスタTr5、Tr7はオフする。そして、各ビット線BL1、BL3は、グランドGNDに接続されない。又、同様に、ビット線BL2、BL4を選択すべく各転送ゲートTg2、Tg4のゲートにHレベルのコラム選択信号colBを入力すると、各転送ゲートTg2、Tg4は導通状態となるととも

に、同信号colBに基づいてディスチャージ用のNM OSトランジスタTr6, Tr8はオフし、各ビット線BL 2. BL4は、グランドGNDに接続されない。

【0033】ところで、各コラム選択信号colA、c olBはともにHレベルになることはなく、逆に言えば 少なくとも一方はレレベルである。 即ち、ビット線 B L 1, BL3を選択すべくコラム選択信号colAがHレ ベルであると、コラム選択信号colBはLレベルであ る。そのLレベルのコラム選択信号colBが各インバ ータINV2、INV4を介して反転されてHレベルの 信号となり、Hレベルの信号がディスチャージ用のNM OSトランジスタTr6, Tr8のゲートにそれぞれ入力さ れ、各トランジスタTr6, Tr8はオンする。従って、各 ビット線BL2, BL4は、グランドGNDに接続され る。つまり、各ビット線BL1, BL3を選択すると、 そのビット線BL1, BL3とそれぞれ対をなすビット 線BL2、BL4はグランドGNDに接続される。反対 に、各ビット線BL2、BL4を選択すると、対をなす ビット線BL1、BL3はグランドGNDに接続され

【0034】前記ビット線BL1、BL2は、転送ゲートTg1、Tg2を介してインバータINV11の入力 端子に接続されている。そして、インバータINV11の出力端子OUT1からは、選択されたセルC1、C3が記憶しているデータを出力する。一方、前記ビット線BL3、BL4は、転送ゲートTg3、Tg4を介してインバータINV12の入力端子に接続されている。そして、インバータINV12の出力端子OUT2からは、選択されたセルC2、C4が記憶しているデータを出力する。

【0035】転送ゲートTg1, Tg2とインバータINV11の入力端子との間には、プリチャージ用のPMOSトランジスタTr21のドレインが接続されている。このPMOSトランジスタTr21のソースには、プリチャージ電圧Vprが印加されている。又、PMOSトランジスタTr21のゲートには、プリチャージ制御信号Prが入力される。一方、転送ゲートTg3. Tg4とインバータINV12の入力端子との間には、プリチャージ用のPMOSトランジスタTr22のドレインが接続されている。このPMOSトランジスタTr22のソースには、プリチャージ電圧Vprが印加されている。又、PMOSトランジスタTr22のゲートには、プリチャージ制御信号Prが入力される。

【0036】以上のように構成されたマスクROMの作用について図3に示すタイミングチャートに従って説明する。初期状態として、ロウ選択信号selA、selBはともにLレベルであって、各NMOSトランジスタTr1~Tr3はオフしている。又、コラム選択信号colA、colBはともにLレベルであって、各転送ゲートTg1~Tg4は非導通状態であるとともにディスチャ

ージ用のNMOSトランジスタTr5〜Tr8はオンしている。即ち、各ビット線BL1〜BL4はグランドGNDレベル(Lレベル)である。又、プリチャージ制御信号PrはHレベルであって、プリチャージ用のPMOSトランジスタTr21, Tr22 はオフしている。

【0037】読み出し動作の開始により、プリチャージ 制御信号PrがHレベルからLレベルに立ち下がり、プ リチャージ用のPMOSトランジスタTr21 , Tr22 は オンする。例えば、セルC1, C2に記憶されたデータ を読み出すべくピット線BL1, BL3が選択される と、コラムデコーダからのコラム選択信号co1Aがし レベルからHレベルに立ち上がり、各転送ゲートTg 1, Tg3は導通状態となる。すると、ビット線BL 1, BL3には、PMOSトランジスタTr21, Tr22 及び転送ゲートTg1、Tg3を介してプリチャージ電 圧Vprがそれぞれ印加されHレベルに立ち上がろうとす る。一方、ディスチャージ用のNMOSトランジスタT r5, Tr7のゲートには、Hレベルのコラム選択信号co 1Aを各インバータINV1, INV3を介して反転さ れたLレベルの信号がそれぞれ入力される。各NMOS トランジスタTr5, Tr7はオフする。

【0038】このとき、ワード線WL1が選択されると、ロウデコーダからのロウ選択信号selAがLレベルからHレベルに立ち上がり、各NMOSトランジスタTr1、Tr2はオンされる。Hレベルのロウ選択信号selAに基づいてNMOSトランジスタTr1はオンされているので、プリチャージされたビット線BL1は、同NMOSトランジスタTr1、ビット線BL2及びディスチャージ用のNMOSトランジスタTr6を介してディスチャージされる。即ち、ビット線BL1はLレベルになる。同じくHレベルのロウ選択信号selAに基づいて前記NMOSトランジスタTr2はオンしているので、プリチャージされたビット線BL3は、同NMOSトランジスタTr2、ビット線BL4及びディスチャージされる。即ち、ビット線BL3はLレベルになる。即ち、ビット線BL3はLレベルになる。

【0039】そして、プリチャージ制御信号PrがLレベルからHレベルに立ち上がると、PMOSトランジスタTr21, Tr22 はオフし、各ピット線BL1, BL3のプリチャージは終了する。上記したように、各ピット線BL1, BL3がそれぞれLレベルになることによって、インバータINV11, INV12の出力端子OUT1, OUT2からは、Hレベルの信号がそれぞれ出力される。

【0040】このようにして、各ビット線BL1, BL3のプリチャージ終了後、インバータINV11, INV12の出力端子OUT1, OUT2からはHレベルの信号がそれぞれ出力される。従って、各セルC1, C2に記憶されたデータは、Hレベルの信号「1」としてそれぞれ読み出される。

【0041】次に、読み出し動作の開始により、上記同 様にプリチャージ制御信号PrがHレベルからLレベル に立ち下がり、プリチャージ用のPMOSトランジスタ Tr21 , Tr22 はオンする。例えば、セルC3, C4に 記憶されたデータを読み出すべくビット線BL2,BL 4が選択されると、コラムデコーダからのコラム選択信 号colBがLレベルからHレベルに立ち上がり、各転 送ゲートTg2,Tg4は導通状態となる。すると、ビ ット線BL2, BL4には、PMOSトランジスタTr2・ 1 , Tr22 及び転送ゲートTg2, Tg4を介してプリ チャージ電圧Vprがそれぞれ印加されHレベルに立ち上 がろうとする。一方、ディスチャージ用のNMOSトラ ンジスタTr6, Tr8のゲートには、Hレベルのコラム選 択信号colBを各インバータINV2, INV4を介 して反転されたレベルの信号がそれぞれ入力される。 各NMOSトランジスタTr6, Tr8はオフする。

【0042】一方、前記ワード線WL1及びビット線BL1、BL3が非選択にされると、ロウデコーダからのロウ選択信号selAがHレベルからLレベルに立ち下がり、各NMOSトランジスタTr1、Tr2はオフされる。又、コラムデコーダからのコラム選択信号colAがHレベルからLレベルに立ち下がり、各転送ゲートTg1、Tg3は非導通状態となる。又、各NMOSトランジスタTr5、Tr7のゲートには、そのLレベルのコラム選択信号colAを各インバータINV1、INV3を介して反転されたHレベルの信号がそれぞれ入力される。各NMOSトランジスタTr5、Tr7はオンし、ビット線BL1、BL3はグランドGNDレベルとなる。【0043】このとき、ワード線WL2が選択される

と、ロウデコーダからのロウ選択信号selBがLレベルからHレベルに立ち上がり、NMOSトランジスタTr3はオンされる。Hレベルのロウ選択信号selBに基づいてNMOSトランジスタTr3はオンされているので、プリチャージされたビット線BL1及びディスチャージ用のNMOSトランジスタTr5を介してディスチャージされる。即ち、ビット線BL2はLレベルになる。一方、セルC4にはトランジスタが形成されていないため、プリチャージされたビット線BL4はディスチャージ門のNMOSトランジスタTr7を介してディスチャージされない。即ち、ビット線BL4はHレベルに引き上げられる。

【0044】そして、プリチャージ制御信号PrがLレベルからHレベルに立ち上がると、PMOSトランジスタTr21, Tr22 はオフし、各ビット線BL2, BL4のプリチャージは終了する。上記したように、ビット線BL2がLレベルになることによって、インバータINV11の出力端子OUT1からは、Hレベルの信号が出力される。一方、ビット線BL4がHレベルのまま保持されていることによって、インバータINV12の出力

端子OUT2からは、Lレベルの信号が出力される。 【0045】このようにして、各ピット線BL2、BL 4のプリチャージ終了後、インバータINV11の出力 端子OUT1からはHレベルの信号が、インバータIN V12の出力端子OUT2からはLレベルの信号がそれ ぞれ出力される。従って、セルC3に記憶されたデータ は、Hレベルの信号「1」として、又セルC4に記憶されたデータ れたデータは、Lレベルの信号「0」としてそれぞれ読 み出される。

【0046】従って、各インバータINV11, INV 12からの出力信号は、トランジスタを形成し放電経路 を備えたセルからはHレベルの信号「1」が、トランジ スタを形成せず放電経路を備えていないセルからはLレ ベルの信号「0」がデータとして出力される。

【0047】上記したように、本実施の形態によれば、 以下の特徴を有する。

(1) ディスチャージ用のNMOSトランジスタTr5~Tr8のオンオフ動作によって、各ビット線BL1~BL4の非選択線をグランドGNDレベルにし、そのグランドGNDレベルとなったビット線BL1~BL4を介してプリチャージ電圧Vprをディスチャージすることで、図5に示す各ワード線WL1, L2に沿って形成されたディスチャージ用のグランド線GL1, GL2を省略することができる。ちなみに、ディスチャージ用のNMOSトランジスタTr5~Tr8は、グランド線GL1, GL2と比較して、そのレイアウト面積は小さい。従って、マスクROMは、さらなる高集積化を図ることができる。

【0048】(2)ディスチャージ用のNMOSトランジスタTr5~Tr8のオンオフ動作は、コラム選択信号colA,colBに基づいて行われる。従って、余分な信号線を必要としない。

【0049】(3) ディスチャージ用のNMOSトランジスタTr5~Tr8は、前記各セルC1~C3に形成されたNMOSトランジスタTr1~Tr3と同時に形成することができる。従って、余分な工程を必要としない。

【0050】(4)各ワード線WL1~WL2を選択すべくロウ選択信号selA,selBは、各ビット線BL1~BL4をプリチャージすべくプリチャージ制御信号PrがHレベルからLレベルに立ち下がると同時にLレベルからHレベルに立ち上がる。従って、プリチャージされた各ビット線BL1~BL4のディスチャージは、そのプリチャージと同時に行われるため、各インバータINV11,INV12からの出力信号をデータとして素早く読み取ることができる。つまり、マスクROMのデータ読み出し速度の高速化につながる。

【0051】(第2の実施の形態)以下、本発明を具体化した第2の実施の形態を図4に従って説明する。尚、この実施の形態において、前記第1の実施の形態とは同一の構成である。前記第1の実施の形態と異なるのは、

図4に示すタイミングチャートであり、この点を中心に 説明する。即ち、マスクROMの作用について説明す る。

【0052】図2のように構成されたマスクROMの作用について図4に示すタイミングチャートに従って説明する。初期状態として、ロウ選択信号selA、selBはともにレベルであって、各NMOSトランジスタTr1~Tr3はオフしている。又、コラム選択信号colA、colBはともにレベルであって、各転送ゲートTg1~Tg4は非導通状態であるとともにディスチャージ用のNMOSトランジスタTr5~Tr8はオンしている。即ち、各ビット線BL1~BL4はグランドGNDレベル(レレベル)である。又、プリチャージ制御信号PrはHレベルであって、プリチャージ用のPMOSトランジスタTr21、Tr22はオフしている。

【0053】読み出し動作の開始により、プリチャージ 制御信号PrがHレベルからしレベルに立ち下がり、プ リチャージ用のPMOSトランジスタTr21 , Tr22 は オンする。例えば、セルC1, C2に記憶されたデータ を読み出すべくビット線BL1, BL3が選択される と、コラムデコーダからのコラム選択信号co1AがL レベルからHレベルに立ち上がり、各転送ゲートTg 1, Tg3は導通状態となる。すると、ビット線BL 1, BL3は、PMOSトランジスタTr21, Tr22及 び転送ゲートTg1、Tg3を介してプリチャージ電圧 Vprがそれぞれ印加されHレベルとなる。一方、ディス チャージ用のNMOSトランジスタTr5, Tr7のゲート には、そのHレベルのコラム選択信号colAを各イン バータ I N V 1 , I N V 3 を介して反転されたL レベル の信号がそれぞれ入力される。各NMOSトランジスタ Tr5, Tr7はオフする。そして、プリチャージ制御信号 PrがLレベルからHレベルに立ち下がると、PMOS トランジスタTr21 , Tr22 はオフし、各ピット線BL 1, BL3のプリチャージは終了する。

【0054】前記プリチャージ制御信号PrがLレベル からHレベルに立ち下がると同時に、ワード線WL1が 選択される。即ち、ロウデコーダからのロウ選択信号s elAがLレベルからHレベルに立ち上がり、各NMO SトランジスタTr1, Tr2はオンされる。このNMOS トランジスタTr1のオンに基づいて、プリチャージされ たビット線BL1は、同NMOSトランジスタTr1、ビ ット線BL2及びディスチャージ用のNMOSトランジ スタTr6を介してディスチャージされる。即ち、ビット 線BL1はHレベルからLレベルになる。同じくNMO SトランジスタTr2のオンに基づいて、プリチャージさ れたビット線BL3は、同NMOSトランジスタTr2、 ピット線BL4及びディスチャージ用のNMOSトラン ジスタTr8を介してディスチャージされる。即ち、ビッ ト線BL3はHレベルからLレベルになる。各ビット線 BL1, BL3がそれぞれLレベルになることによっ

て、インバータINV11, INV12の出力端子OU T1, OUT2からは、Hレベルの信号がそれぞれ出力 される。

【0055】このようにして、各ビット線BL1,BL3のプリチャージ終了後、即ちプリチャージ制御信号PrがレレベルからHレベルに立ち上がり、ビット線BL1,BL3のディスチャージが完全に行われる時間も経過後にインバータINV11,INV12の出力端子OUT1,OUT2からはHレベルの信号がそれぞれ出力される。従って、各セルC1,C2に記憶されたデータは、Hレベルの信号「1」としてそれぞれ読み出される。

【0056】次に、読み出し動作の開始により、上記同 様にプリチャージ制御信号PrがHレベルからLレベル に立ち下がり、プリチャージ用のPMOSトランジスタ Tr21, Tr22 はオンする。例えば、セルC3, C4に 記憶されたデータを読み出すべくビット線BL2, BL: 4が選択されると、コラムデコーダからのコラム選択信 号colBがLレベルからHレベルに立ち上がり、各転 送ゲートTg2, Tg4は導通状態となる。すると、ビ ット線BL2, BL4は、PMOSトランジスタTr21 , Tr22 及び転送ゲートTg2, Tg4を介してプリ チャージ電圧Vprがそれぞれ印加されHレベルとなる。 一方、ディスチャージ用のNMOSトランジスタTr6, Tr8のゲートには、そのHレベルのコラム選択信号co IBを各インバータINV2, INV4を介して反転さ れたレレベルの信号がそれぞれ入力される。各NMOS トランジスタTr6, Tr8はオフする。そして、プリチャ ージ制御信号PrがLレベルからHレベルに立ち下がる と、PMOSトランジスタTr21 , Tr22 はオフし、各 ビット線BL2、BL4のプリチャージは終了する。 【0057】一方、前記ワード線WL1及びピット線B L1, BL3を非選択にする。即ち、ロウデコーダから のロウ選択信号selAがHレベルからLレベルに立ち 下がり、各NMOSトランジスタTr1, Tr2はオフされ る。又、コラムデコーダからのコラム選択信号 colA がHレベルからLレベルに立ち下がり、各転送ゲートT g1, Tg3は非導通状態となる。又、各NMOSトラ ンジスタTr5, Tr7のゲートには、そのLレベルのコラ ム選択信号colAを各インバータINV1, INV3 を介して反転されたHレベルの信号がそれぞれ入力され る。各NMOSトランジスタTr5、Tr7はオンし、ビッ ト線BL1、BL3はグランドGNDレベル(Lレベ ル)となる。

【0058】前記プリチャージ制御信号PrがレレベルからHレベルに立ち上がると同時に、ワード線WL2が選択される。即ち、ロウデコーダからのロウ選択信号selBがレベルからHレベルに立ち上がり、NMOSトランジスタTr3はオンされる。このNMOSトランジスタTr3のオンに基づいて、プリチャージされたビット

線BL2は、同NMOSトランジスタTr3、ビット線B L1及びディスチャージ用のNMOSトランジスタTr5 を介してディスチャージされる。即ち、ビット線BL2 はHレベルからLレベルになる。このビット線BL2が Lレベルになることによって、インバータINV11の 出力端子OUT1からは、Hレベルの信号が出力され る。一方、セルC4にはトランジスタが形成されていな いため、プリチャージされたビット線BL4はディスチ ャージ用のNMOSトランジスタTr7を介してディスチ ャージされない。即ち、ビット線BL4はHレベルのま ま保持される。このビット線BL4がHレベルのまま保 持されていることによって、インバータINV12の出 力端子OUT2からは、Lレベルの信号が出力される。 【0059】このようにして、各ピット線BL2、BL 4のプリチャージ終了後、即ちプリチャージ制御信号P rがLレベルからHレベルに立ち上がり、ビット線BL 2, BL4のディスチャージが完全に行われる時間 t 経 過後にインバータINV11の出力端子OUT1からは Hレベルの信号が、インバータINV12の出力端子O UT2からはLレベルの信号がそれぞれ出力される。従 って、セルC3に記憶されたデータは、Hレベルの信号 「1」として、又セルC4に記憶されたデータは、Lレ ベルの信号「0」としてそれぞれ読み出される。

【0060】従って、各インバータINV11, INV 12からの出力信号は、トランジスタを形成し放電経路 を備えたセルからはHレベルの信号「1」が、トランジ スタを形成せず放電経路を備えていないセルからはレレ ベルの信号「0」がデータとして出力される。

【0061】上記したように、本実施の形態によれば、以下の特徴を有する。

- (1)~(3)上記した第1の実施の形態の効果の
- (1)~(3)と同じ効果を有する。

【0062】(4)各ワード線WL1~WL2を選択すべくロウ選択信号selA、selBは、各ビット線BL1~BL4のプリチャージ終了後、即ちプリチャージ制御信号PrがLレベルからHレベルに立ち上がると同時にLレベルからHレベルに立ち上がる。従って、プリチャージに基づく各NMOSトランジスタTr1~Tr3及びディスチャージ用のNMOSトランジスタTr5~Tr8を介しての貫通電流はなく、確実に各ビット線BL1~BL4のプリチャージを行われ、余分なプリチャージ電流を消費しない。つまり、マスクROMの低消費電力化につながる。

【0063】尚、本発明は前記実施の形態の他、以下の 態様で実施するようにしてもよい。

(1)上記各実施の形態では、ディスチャージ用のNM

OSトランジスタTr5, Tr7のゲートにはコラム選択信号colAがインバータINV1, INV3を介して入力され、NMOSトランジスタTr6, Tr8のゲートにはコラム選択信号colBがインバータINV2, INV4を介して入力されているが、NMOSトランジスタTr5, Tr7のゲートにコラム選択信号colBを入力し、NMOSトランジスタTr6, Tr8のゲートにコラム選択信号colAを入力するようにしてもよい。又、NMOSトランジスタTr5~Tr8をそのトランジスタTr5~Tr8と同じ動作をするPMOSトランジスタに置換してもよい。

【0064】(2)上記各実施の形態では、プリチャージ用のスイッチング素子にはPMOSトランジスタTr2 1, Tr22を用いたが、他の素子と同様にNMOSトランジスタを用いてもよい。

【0065】(3)上記第2の実施の形態では、各ワード線WL1~WL2を選択すべくロウ選択信号selA,selBは、プリチャージ制御信号PrがレレベルからHレベルに立ち上がると同時にLレベルからHレベルに立ち上がるようにしたが、ロウ選択信号selA,selBをプリチャージ制御信号PrがレレベルからHレベルに立ち上がる時間より各ビット線BL1~BL4のディスチャージが完全に行われる時間も分だけ早くLレベルからHレベルに立ち上がるようにしてもよい。【0066】

【発明の効果】以上詳述したように、本発明によれば、 ディスチャージ用の配線に要する面積を削減して高集積 化を図り得る半導体記憶装置を提供することができる。 【図面の簡単な説明】

【図1】 本発明の原理説明図である。

【図2】 第1,第2の実施の形態のマスクROMの回路図である。

【図3】 第1の実施の形態の動作を示すタイミングチャートである。

【図4】 第2の実施の形態の動作を示すタイミングチャートである。

【図5】 従来のマスクROMの回路図である。 【符号の説明】

1 プリチャージ回路

2 出力回路

3 ディスチャージ回路

BL ピット線


C 記憶セル(スイッチ回路)

colコラム選択信号Tg転送ゲート


WL ワード線

【図1】


#### 本発明の原理説明因




【図3】



# 【図2】



【図4】



【図5】

